7月3日，华为公司董事、半导体业务部总裁何庭波在中国科学院科技论文预发布平台ChinaXiv上，更新发布了《面向多层级电子系统的时间缩微理论》（业内称“韬定律”）V2版本。这是该理论自5月25日正式发布以来的首次重大更新。
“韬定律”是华为提出的后摩尔时代半导体演进新范式。其核心是以系统时间常数τ（信号传输与响应延迟）为统一优化目标，用“时间缩微”替代传统摩尔定律的“几何缩微”。通过器件、电路、芯片、系统全栈协同创新，在不依赖最先进光刻工艺的前提下，持续提升芯片性能密度与能效比。这是中国企业首次在半导体基础方法论层面提出具有全局意义的原创理论。
相较于V1版本，V2版论文完成了三大核心升级：
其一，理论体系完整化。 将原有论述整合为8章完整体系，新增τ分层时空模型、LogicFolding（逻辑折叠）架构、Unified Bus互连架构、Hi-ONE光引擎等核心技术的原理与实物示意图。其中LogicFolding的齿比（gear ratio）概念被重点阐释——当混合键合间距接近顶层金属布线尺寸时，3D设计空间可从传统的“宏块级离散优化”转向“单元级连续优化”，突破了传统3D堆叠仅能按功能块分层的局限。
其二，首次补充量产实测数据。 V2版公开了麒麟2026与基准芯片麒麟9030 Pro在电压、工作频率、归一化功耗、芯片面积、功率密度等维度的对比数据。这标志着韬定律从理论框架正式进入工程实证阶段。何庭波在接受采访时透露，2026年秋季将发布新的麒麟手机芯片，这是第一个完整的“韬芯片”，性能提升是“跳跃性”的。
其三，细化全场景技术演进路线图。 移动端补充了TSV从顶层金属下移至M6层、多有源层堆叠等演进路径；AI端明确了Ascend系列加速器的迭代节奏。
从V1到V2，韬定律仅用不到40天便完成了从“理论提出”到“工程验证”的跨越。华为预计，到2031年，基于韬定律设计的高端芯片晶体管密度将达到1.4纳米制程的同等水平。过去6年间，华为已基于该理论设计并量产了381款芯片。后摩尔时代的芯片竞争规则，正在被重新书写。